電子機器が直面するESD・EFT/Burst・サージ・過電流・過電圧・逆接続の6つの電気的脅威、TVSダイオード・ESD保護ダイオード・バリスタ・GDT・PTCリセッタブルヒューズ・ヒューズ・EMCフィルタの7保護部品比較、多段防御フロー・グラウンド設計の保護設計基本、USB・Ethernet・HDMI/DP・電源・バッテリーのインターフェース別対策まで体系的に解説します。
保護設計を始める前に、対象製品がどのような脅威にさらされるかを特定することが重要です。脅威の種類・エネルギーレベル・侵入経路によって必要な保護部品が異なります。
⚡
ESD（静電気放電）
人体や物体に蓄積された静電気が瞬時に放電。数千〜数万Vに達するがエネルギーは小さく瞬間的。コネクタ・ボタン・外部端子から侵入。
高頻度
〰️
EFT/Burst
電源・信号ラインを伝わる瞬間的な高電圧パルス列。リレー開閉・モーター駆動などが原因。IEC 61000-4-4で試験される。
中頻度
🌩️
サージ
雷の電磁誘導や電力系統のスイッチングで発生する大エネルギー過電圧。ESDよりエネルギーがはるかに大きく、回路の広範な破壊を引き起こす。
破壊力大
🔥
過電流
短絡・負荷異常で発生する定格超過電流。発熱と部品破壊を招く。ヒューズ・PTCリセッタブルヒューズで保護する。
火災リスク
📈
過電圧
電源異常や設計不良で回路の定格電圧を超える電圧が印加される現象。ICの絶縁破壊を引き起こす。
設計起因
🔄
逆接続
電源・バッテリーの極性を逆に接続する事故。回路全体が破壊される可能性がある。ダイオードまたはMOSFETで保護。
設計で防止可
脅威の侵入経路と対策優先度：脅威は主に①外部コネクタ・端子（ESD・サージが多い）、②電源入力ライン（サージ・EFT・過電圧・逆接続）、③信号ライン（EFT・ESD）から侵入します。設計の最初に各インターフェースの侵入リスクを洗い出し、優先度を決めることで、保護部品の配置と予算を効率的に計画できます。
保護部品にはそれぞれ得意とする脅威の種類・エネルギーレベル・応答速度があります。単一部品で全脅威に対応することは難しく、用途に応じた組み合わせが基本です。
| 保護部品 | 特長・用途・主要メーカー |
|---|
| TVSダイオード Transient Voltage Suppressor |
過電圧をピコ秒オーダーで高速クランプ。単方向・双方向タイプあり。ESD・EFT・小〜中エネルギーサージに最適。クランプ電圧が精密で信号ライン保護にも使える。ESD/信号ライン保護の第一選択 Bourns、Littelfuse、Nexperia、ON Semi、Vishay、Diodes Inc.、Infineon、STMicro |
| ESD保護ダイオード 超低容量ESDダイオード |
TVSの一種で高速デジタル信号保護向けに設計。超低容量（0.1〜1pF）で信号品質への影響を最小化。USB・HDMI・Ethernet・CAN・MIPI等に使用。高速インターフェース保護に最適 Nexperia、ON Semi、Bourns、Littelfuse、TI |
| バリスタ（MOV） Metal Oxide Varistor |
セラミック素子で過電圧を吸収。TVSより大きなエネルギー吸収能力でサージ保護に向く。両方向動作。容量が大きいため高速信号ラインには不向き。電源ラインのサージ保護で広く使用。応答はTVSより遅い Littelfuse、Bourns、TDK Epcos、Panasonic、KEMET |
| GDT Gas Discharge Tube |
ガス管内放電でサージを地面に逃がす。エネルギー吸収能力が最大で雷サージに対応。応答速度はTVS・MOVより遅いため多段防御の第1段に使用。通信回線・屋外設置機器に使用。 Bourns、Littelfuse、TDK Epcos |
| PTCリセッタブルヒューズ Polyfuse |
温度上昇で抵抗値が急増して電流を遮断し、原因解消後に自動復旧（リセッタブル）。USB・バッテリー・モーター回路の過電流保護に広く使用。応答速度は通常ヒューズより遅い。自動復旧が必要な用途に最適 Littelfuse、Bourns、TDK、TE Connectivity |
| ヒューズ |
定格電流超過で溶断して回路を確実に遮断。一度動作すると交換が必要（ワンショット）。電源回路・産業機器・バッテリー回路で使用。SMDヒューズはリフロー実装可能。 Littelfuse、Bel Fuse、Schurter、Eaton |
| EMCフィルタ コモンモードチョーク・フェライトビーズ・LCフィルタ |
入出力ラインに挿入して高周波ノイズを除去。コモンモードチョークはコモンモードノイズに有効。フェライトビーズはEFTとEMI対策の両方に有用。EMC試験対策とシステムノイズ対策に不可欠。 Murata、TDK、Würth Elektronik、Coilcraft、Vishay |
優れた保護部品を選定しても、設計・配置・グラウンドが不適切では効果が激減します。以下の3つの基本原則を守ることで、保護設計の実効性を最大化できます。
① 多段防御（Cascaded Protection）の設計フロー
異なる種類の保護部品を直列に組み合わせ、段階的に脅威を吸収する設計です。各段で処理できるエネルギー量が違うため、大→中→小の順に配置します。
多段防御の標準構成例（電源・信号ライン入力）
第1段
GDT
雷サージ等の超大エネルギーを粗く地面に逃がす
→
L / フェライトビーズ
→
第2段
バリスタ（MOV）
残留過電圧をエネルギー吸収して抑制
→
L / フェライトビーズ
→
第3段
TVSダイオード
残った微小過電圧を高速精密クランプ
段間にインダクタを挿入する理由：各段の保護部品の間にインダクタ（またはフェライトビーズ）を直列に挿入することで、前段の保護部品が動作してエネルギーを放出している間、後段の保護部品へのエネルギー流入を遅らせます。これにより各段の保護部品が時間的に協調して動作し、多段防御の効果が最大化されます。インダクタを省略すると前段より先に後段が反応してしまい保護効果が低下します。
② 配置とレイアウトの3原則
- 保護部品はコネクタ直近に配置：保護部品は脅威の侵入口（コネクタ・外部端子）にできるだけ近い位置に配置する。保護部品から離れたICに先にエネルギーが届かないよう、パターン長を最短にする。
- グラウンドへの経路を最短に：保護部品のグラウンドピンから基板グラウンドプレーンまでの距離・ビア数を最小化する。グラウンドインピーダンスが高いとエネルギーが他回路に流れ込む。
- 保護回路と機能回路を物理的に分離：保護部品の動作時に発生する電位変動が機能回路に影響しないよう、保護ゾーンと機能ゾーンを基板上で明確に分離する。
③ グラウンド設計の3ポイント
- 連続したグラウンドプレーン：基板の内層または底面に途切れのない銅箔グラウンドプレーンを設ける。スロット・カットアウトはグラウンドを分断しESD経路を阻害するため避ける。
- 複数のグラウンドビア：保護部品の直下に複数のグラウンドビアを配置し、内層グラウンドプレーンへの低インピーダンス経路を確保する。ビア径・ビア数はESD電流量に合わせて設計する。
- シャーシグラウンドへの接続：金属筐体がある場合は基板グラウンドをシャーシグラウンド（FG）に低インピーダンスで接続する。IEC 61000-4-2試験でシャーシ経由の接触放電に対応するために不可欠。
各インターフェースは直面する脅威の種類とエネルギーレベルが異なります。それぞれに最適な保護部品の組み合わせを設計してください。
USB
USB / USB-C
主な脅威：ESD・過電圧・過電流
ホットプラグでESDが頻繁に発生。専用USB ESD保護ICを使いデータラインと電源ラインの両方を保護。USB 3.0以上は低容量（≤0.5pF）ESDダイオードを選択。USB-Cでは20Vまでの過電圧保護・過電流保護・温度保護も必要。CC/SBUラインにも保護が必要。
Ethernet
Ethernet / PoE
主な脅威：サージ・ESD（IEC 61000-4-5）
PoEは電力と信号が同一ラインを流れるため保護が複雑。パルストランス絶縁・TVS・GDTを組み合わせた多段構成が標準。PoE（最大90W）では電源部の過電流保護も必須。コモンモードチョークを合わせてEMCフィルタリングも実施。
HDMI/DP
HDMI / DisplayPort
主な脅威：ESD（高速信号劣化に注意）
HDMI 2.0以上・DP 1.4以上は超高速差動信号のため保護素子の容量が信号品質に直結。専用HDMI/DP保護ICを使用。容量 0.2〜0.5pF 以下の製品を選定。差動ペアごとに容量を揃えて配置する。
電源入力
AC/DC電源入力
主な脅威：サージ・EFT・逆接続・過電流
最も多様な脅威が集中するライン。標準構成：ヒューズ（過電流保護）→バリスタ（サージ吸収）→TVS（精密クランプ）→逆接続保護ダイオードまたはPチャネルMOSFET（逆接続保護）。コモンモードチョークとXY-コンデンサでEMCフィルタリングも合わせて行う。
バッテリー
バッテリー充電回路
主な脅威：過充電・過放電・過電流・過温度
BMS（Battery Management System）専用ICが保護機能を統合提供。TI BQ-シリーズ・Maxim/ADI・Renesas等が主要メーカー。過充電・過放電の電圧閾値、過電流閾値、NTC温度センサーの設計が重要。PTCリセッタブルヒューズを直列に追加してBMS IC故障時のバックアップ保護とするのが一般的。
IEC 61000-4-2
ESD試験規格
製品レベルのESD耐性試験
接触放電：±2kV（Lv1）・±4kV（Lv2）・±6kV（Lv3）・±8kV（Lv4）。気中放電：±2kV（Lv1）・±4kV（Lv2）・±8kV（Lv3）・±15kV（Lv4）。一般民生機器はLv2〜3、産業・車載はLv3〜4が多い。判定基準A（正常動作）・B（自己回復）・C（手動リセット）から用途に応じたレベルを設定する。
設計段階でのシミュレーション推奨：IEC 61000-4-2試験で不合格になる代表的な原因は、①保護部品の配置がコネクタから遠すぎる、②グラウンドプレーンに分断がある、③クランプ電圧がICの耐圧より高い、④各段の保護部品間にインダクタが未挿入の4点です。試作品を作る前にSpice等のシミュレーターで保護回路の動作を確認し、問題を設計段階で摘み取ることを強く推奨します。
まとめ
回路保護とESD対策は、電子機器の信頼性と安全性を支える重要な設計要素です。TVS・バリスタ（MOV）・GDT・PTCリセッタブルヒューズ・ヒューズ・EMCフィルタなどの保護部品を脅威の種類・エネルギーレベル・信号速度に応じて適切に組み合わせ、多段防御構成・コネクタ直近への配置・低インピーダンスグラウンド設計を実践することで、外部電気的ストレスから回路を確実に守れます。設計段階からの取り組みが後からの対策コストを大幅に削減します。最後にIEC 61000-4-2試験で設計の有効性を必ず検証してください。